MATLAB高級(jí)應(yīng)用課程系列--DSP、FPGA集成方向
|
入學(xué)要求 |
1)?對(duì)線性代數(shù)和計(jì)算機(jī)基本操作有一定基礎(chǔ)
2)?對(duì)MATLAB和M語(yǔ)言編程有基本的了解 |
班級(jí)規(guī)模及環(huán)境 |
為了保證培訓(xùn)效果,增加互動(dòng)環(huán)節(jié),我們堅(jiān)持小班授課,每期報(bào)名人數(shù)限5人,多余人員安排到下一期進(jìn)行。 |
上課時(shí)間和地點(diǎn) |
上課地點(diǎn):【上海總部】:同濟(jì)大學(xué)(滬西)/星河世紀(jì)廣場(chǎng)(11號(hào)線上海西站) 【深圳分部】:電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院
【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:凱盟大廈(新華路)
【成都分部】:四威大廈(泰安里營(yíng)門(mén)口路)
近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班): 集成方向開(kāi)班時(shí)間:2025年4月21日--即將開(kāi)課--............ |
學(xué)時(shí) |
◆課時(shí): 共8天,64學(xué)時(shí)
◆外地學(xué)員:代理安排食宿(需提前預(yù)定)
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)資格證書(shū),提升您的職業(yè)資質(zhì)
作為早專(zhuān)注于嵌入式培訓(xùn)的專(zhuān)業(yè)機(jī)構(gòu),曙海嵌入式提供的證書(shū)得到本行業(yè)的廣泛認(rèn)
可,學(xué)員的能力得到大家的認(rèn)同。
☆合格學(xué)員免費(fèi)推薦工作
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
新優(yōu)惠 |
◆團(tuán)體報(bào)名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。注意:在讀學(xué)生憑學(xué)生證,即使一個(gè)人也優(yōu)惠500元。 |
質(zhì)量保障 |
1、培訓(xùn)過(guò)程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽(tīng);
2、培訓(xùn)結(jié)束后免費(fèi)提供一個(gè)月的技術(shù)支持,充分保證培訓(xùn)后出效果;
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
MATLAB高級(jí)應(yīng)用課程系列--DSP、FPGA集成方向 |
|
第一階段 基于模型的TI DSP的集成開(kāi)發(fā) |
課程目標(biāo):
????
熟悉Embedded Target for TI C6000 DSP模塊庫(kù)的使用,掌握如何把Simulink模型通過(guò)自動(dòng)代碼生成,下載到TI DSP中運(yùn)行。
課程內(nèi)容:
1)? Simulink建模基礎(chǔ);
2)? TW自動(dòng)代碼生成基礎(chǔ);
3)? 信號(hào)處理建模基礎(chǔ)
4)? Embedded Target for TI C6000 DSP 模塊庫(kù)介紹
5)? Embedded Target for TI C6000 DSP建模實(shí)例
6)? 聯(lián)合仿真技巧——Link for CCS |
第二階段 基于模型的Xilinx FPGA的集成開(kāi)發(fā) |
課程目標(biāo):
全面掌握如何使用System Generator工具進(jìn)行算法模型的搭建,并自動(dòng)生成RTL代碼,進(jìn)行硬件驗(yàn)證
課程內(nèi)容:
1)??第一部分
- System Generator使用基礎(chǔ)
- System Generator的基本模塊的使用
- System Generator 的參考模塊庫(kù)的使用
- Mcode模塊的使用??
- DSP48的使用
- ?參考設(shè)計(jì)分析與基于System Generator的硬件開(kāi)發(fā)方法分析
2)??第二部分
- System Generato與其他第三方工具的交互
- ?Black Box的使用
- 使用System Generator進(jìn)行異步設(shè)計(jì)
- 使用System Generator進(jìn)行協(xié)同仿真
- ?System Generator的編譯類(lèi)型
|
第三階段 基于M語(yǔ)言的Xilinx FPGA應(yīng)用設(shè)計(jì) |
課程目標(biāo):
1)?能夠掌握AccelDSP產(chǎn)品模塊的使用方法,完成從M語(yǔ)言代碼到RTL代碼的自動(dòng)生成
課程內(nèi)容:
1) AccelDSP Synthesis的使用方法
2) AccelWare IP的使用方法,包括Signal Processing Toolkit、Communication Toolkit、Advanced Math Toolkit
3) 應(yīng)用實(shí)例介紹
|