成人二区_www.久久久_伊人电院网_99re国产_91在线视频播放_午夜精品久久久久久

基于PCI的高速數據采集卡開發
基于LVDS接口的高速數據采集處理卡；
算法加速卡;

【產品特色】

提供完整的FPGA+PCI解決方案，性能穩定,兼容性好；
提供完整的參考設計,包括FPGA代碼,驅動程序,應用程序等,可以作為項目開發的模板;
擴展性能好，可以擴展音頻輸入輸出卡，視頻輸入輸出卡，高速AD，DA等。

【產品清單】

1。RPDP-PCI&LVDS開發板 1塊
2。ByteBlasterII 下載電纜 1條
3。配套DVD光盤 1張

【硬件資源】

1。FPGA芯片：
標準版：EP1C6Q240， 包括12,060LEs，相當于15萬門左右
增強版：EP1C12Q240，包括12,060LEs，相當于30萬門左右
2。配置芯片：
增強版：EPCS1，1Mbit儲存量，支持AS和JTAG兩種配置模式
增強版：EPCS4，4Mbit儲存量，支持AS和JTAG兩種配置模式
3。8M Byte 高速SDARM
一片2M×32Bit SDRAM ，4個Bank，高166MHz讀寫速度；
4。LVDS擴展接口（DB62接口）
同時提供提供：
12路LVDS信號輸出；
12路LVDS信號輸入；
12路LVTTL信號（輸入輸出可編程）
5。RedLogic擴展接口（VME48接口）
提供32路LVTTL信號，其中包括一路專用時鐘輸入和一路專用時鐘輸出.通過相應的擴展板，可以實現Video，Audio和高速AD/DA等應用。用戶也可以開發自己定義的接口板。

【配套軟件】

1。 相關開發工具軟件
2。 開發實例及文檔
3。 FPGA和ASIC設計資源庫

【設計文檔】

1。開發板用戶手冊
2。開發板原理圖和PCB（Protel99SE格式）
3. QuartusII和NIOSII IDE安裝指導和入門教程
4。主要芯片的數據手冊和仿真模型（Verilog HDL語言描述）
5。更多設計資源以后會通過www.fpgaDev.com網站來發布和更新

【開發實例】

● BASE64解碼算法
Base64編碼
Base64是網絡上常見的用于傳輸8Bit字節代碼的編碼方式之一，大家可以查看RFC2045～RFC2049，上面有MIME的詳細規范。
Base64要求把每三個8Bit的字節轉換為四個6Bit的字節（3*8 = 4*6 = 24），然后把6Bit再添兩位高位0，組成四個8Bit的字節，也就是說，轉換后的字符串理論上將要比原來的長1/3。
本設計完成了BASE64解碼算法的FPGA程序設計和驗證。

● 數據采集卡
FPGA內部產生數據源，主機端程序響應pci卡發出的中斷信號，將硬件板卡中的數據傳入主機，并將數據在界面上顯示相應的數據以及接收到的幀數。將收到的數據存入硬盤，以便查看。