成人二区_www.久久久_伊人电院网_99re国产_91在线视频播放_午夜精品久久久久久

FPGA培訓(xùn)

FPGA培訓(xùn)技術(shù)資料

FPGA培訓(xùn)-語法要點（一）

FPGA培訓(xùn)-語法要點（二）

FPGA培訓(xùn)-語法要點（三）

FPGA培訓(xùn)-語法要點（四）

FPGA培訓(xùn)-語法要點（五）

FPGA培訓(xùn)-語法要點（六）

FPGA培訓(xùn)-語法要點（三）-2010年01月21日

FPGA Verilog HDL語言中 .V的源文件編寫主要要點II

Verilog HDL的編程規(guī)范以及模塊之間如何調(diào)用
1.一個文件至少有一個module
a.module的結(jié)構(gòu)

補充：QSF格式文件的管腳約束也是約束驅(qū)動源

格式：

module name(驅(qū)動源）;

endmodule

b.module內(nèi)部的布局
先聲明相關(guān)的變量-->聲明參數(shù)和表達式-->邏輯部分
c.注意要點：
（1）當要賦予一個變量儲值功能時，要聲明為寄存器變量
（2）reg型和wire型的區(qū)別：
a).reg型能儲值而wire不能
b).wire型敏感度高，能隨時變化
應(yīng)用范圍：邏輯運算，assign,實例化的時候。
(3) parameter--用一個易記的名稱代替枯燥的數(shù)值，經(jīng)常用于狀態(tài)機
（4)assign:主要用于邏輯運算，選擇，使能

（5）always塊（觸發(fā)條件），不僅僅是電平的跳變，包括某一個值的變化
(6) 函數(shù)

function 位寬 名稱；

至少有一個輸入，至多有 一個輸出值。

endfunction

滬ICP備09007944號 ?2010 Shanghai66.cn 版權(quán)所有 E-mail:congxinc@163.com